인텔 18A 대비 성능·전력 효율 개선...VLSI 심포지엄서 차세대 반도체 공정 혁신 성과 공개
인텔 파운드리는 2026 VLSI 심포지엄에서 공정 로드맵과 장기 혁신 투자 성과를 공개하고, 인텔 18A 제품군의 성능 향상 버전인 ‘인텔 18A-P’ 공정이 시험 생산(Risk Production) 단계에 진입했다고 밝혔다. 업체 측에 따르면, 인텔 18A-P는 지난해 고객 및 파트너사와 공유한 로드맵 일정에 맞춰 개발이 진행됐으며, 인텔 18A 대비 성능과 전력 효율, 열 특성을 개선했다.
인텔 18A-P는 동일 전력 기준 최대 9% 향상된 성능을 제공하거나, 동일 성능 기준 전력 소모를 18% 절감할 수 있다. 또한 열 저항을 개선하고 설계 유연성을 높였으며, 인텔 18A와 설계 규칙이 호환돼 기존 IP와 설계 플로우를 그대로 활용할 수 있다고 업체 측은 전했다.
인텔은 이번 행사에서 새로운 저저항 트랜지스터 기술인 ’파워 부스트(Power Boost)’도 공개했다. 해당 기술은 동일한 정전용량에서 더 높은 구동 전류를 제공해 고주파 동작을 지원한다. 이와 함께 소재 및 설계 혁신을 통해 열 저항을 개선하고, 칩 층간 연결 구조인 비아(Via)의 저항을 낮춰 전력 효율을 높였다고 설명했다.
인텔 파운드리는 지난해 인텔 18A를 통해 게이트올어라운드(GAA) 트랜지스터와 후면 전력 공급(BSPD) 기술을 선보인 데 이어, 이번 VLSI 심포지엄에서는 해당 기술의 성능 향상 효과도 공개했다.
인텔은 후면 전력 공급과 GAA 기술을 적용해 라우팅 면적을 줄이고 동적 전압 강하를 개선했으며, 이를 통해 주파수 향상 또는 전력 절감 효과를 얻을 수 있다고 전했다. 또한 GAA 및 후면 전력 공급 기반 CPU 코어 실리콘 측정 결과를 공개하며 저전압 환경에서 향상된 주파수 스케일링 성능을 확인했다고 밝혔다.
인텔은 미래 반도체 공정 혁신을 위한 연구 성과도 함께 발표했다. 차세대 로직 스케일링 기술로 꼽히는 CFET(상보형 FET) 구조를 시연했으며, 질화갈륨(GaN) 전력 소자와 실리콘 로직을 단일 웨이퍼에 통합하는 기술도 공개했다. 아울러 루테늄 기반 인터커넥트 기술을 통해 배선 지연을 줄이고 성능 향상을 실현할 수 있는 가능성을 제시했다.
나가 찬드라세카란(Naga Chandrasekaran) 인텔 파운드리 총괄 부사장은 “이번 VLSI에서 공개한 성과와 발표는 인텔 파운드리가 장기적인 관점에서 첨단 공정 혁신을 선도하는 데 전념하고 있음을 고객 및 파트너사들에게 입증하는 계기”라며, “기술 혁신은 지속적인 여정이며 앞으로도 해결해야 할 과제들이 있지만, 인텔 18A-P 공정 및 중장기 R&D 측면에서 거두고 있는 유의미한 진전을 공유할 수 있게 되어 기쁘게 생각한다”고 말했다.
<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>
