KAIST 전기및전자공학부 조병진 교수팀, 신소재 ‘BON’ 기반 비대칭 터널링층 기술 개발
KAIST(총장 이광형)는 전기및전자공학부 조병진 교수 연구팀이 머리카락보다 얇은 반도체 층에 새로운 소재를 적용해, 전자의 이동을 상황에 따라 선택적으로 제어하는 ‘스마트 출입문’ 구조를 구현함으로써 3차원 V-낸드(3D V-NAND) 메모리의 고집적화 한계를 극복했다고 3월 20일 밝혔다.
KAIST 측에 따르면, 이번 연구는 데이터를 쓰고 지우는 과정에서 발생하는 고질적인 속도 저하와 신뢰성 문제를 신소재인 ‘붕소 산질화물(Boron Oxynitride, 이하 BON)’을 통해 해결했다는 점에서 큰 의미가 있다.
반도체 메모리에서 데이터가 드나드는 통로인 터널링층(Tunneling Layer)은 그동안 성능과 안정성이라는 두 마리 토끼를 잡는 데 어려움을 겪어왔다. 터널링층은 메모리 셀 내부에서 전자가 이동하는 매우 얇은 통로 역할을 하는 절연층이다.
하지만 기존 소재에서는 성능과 안정성을 동시에 확보하기 어려운 구조적 한계가 있었다. 기존 소재인 실리콘 산질화물(SiON)은 데이터를 지우기 위해 통로를 넓히면 저장된 데이터가 밖으로 새 나가고, 반대로 입구를 좁히면 데이터 삭제 속도가 너무 느려지는 ‘트레이드오프(Trade-off)’현상이 발생했기 때문이다.
이는 메모리 셀 하나에 5비트 정보를 저장하는 차세대 펜타 레벨 셀(Penta-Level Cell, PLC) 기술 구현의 가장 큰 걸림돌이었다. PLC는 하나의 메모리 셀에서 32단계의 전압 상태를 구분해 데이터를 저장하는 방식으로, 같은 크기의 메모리에서도 더 많은 정보를 저장할 수 있게 한다.
연구팀은 이러한 문제를 해결하기 위해 기존의 실리콘 기반 소재에서 벗어나 완전히 새로운 소재인 BON을 터널링층에 적용했다. 이 소재는 전하의 종류에 따라 문턱 높이가 달라지는 독특한 물리적 특성을 가지고 있다.
연구팀은 이를 활용해 데이터를 지울 때 필요한 전하(정공, hole)는 쉽게 통과시키고, 저장된 데이터를 의미하는 전자(electron)는 밖으로 새어나가지 못하도록 막는‘비대칭 에너지 장벽’구조를 설계했다.
비대칭 에너지 장벽은 전하가 이동할 때 넘어야 하는 에너지 장벽의 높이가 전하의 종류에 따라 서로 다르게 형성되는 구조를 의미한다. 이를 통해 데이터를 지울 때는 전하가 쉽게 이동하도록 하면서도, 저장된 데이터인 전자가 외부로 누설되는 것을 효과적으로 막을 수 있다. 이는 마치 들어올 때는 잘 열리고 나갈 때는 굳게 닫히는 ‘스마트 출입문’을 반도체 안에 구현한 것과 같은 원리다.
실제 실험 결과, BON 터널링층을 적용한 소자는 기존 대비 데이터 삭제 속도가 최대 23배나 향상되었으며, 수만 번의 반복 사용 후에도 성능 저하가 거의 없는 탁월한 내구성을 보였다. 특히 32개의 미세한 전압 상태를 구분해야 하는 초고난도 펜타 레벨 셀 동작에서도 소자 간 데이터 분포를 3배 이상 정밀하게 제어하는 데 성공했다는 설명이다. 이는 논문 수준의 연구를 넘어 실제 반도체 양산 공정에 즉시 적용 가능한 수준이라는 학계와 산업계의 평가다.
조병진 교수는 “이번 연구는 차세대 초고용량 메모리 제조에 바로 적용할 수 있는 독창적인 기술”이라며, “반도체 강국인 대한민국의 기술 초격차를 유지하는 데 크게 기여할 것”이라고 말했다.
<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>
